SELF-CHECKING METHOD FOR IMAGE SENSOR AND IMAGE READER

Publication number: JP10322513 (A)

Publication date:

1998-12-04

Inventor(s):

OSOZAWA NORIYOSHI; HASEGAWA SHIZUO;

TAKAHASHI TADASHI

Applicant(s):

CANON KK

Classification:

- international:

H04N1/028; H04N1/19; H04N1/028; H04N1/19; (IPC1-


7): H04N1/028; H04N1/19

- European:

Application number: JP19970131005 19970521 **Priority number(s):** JP19970131005 19970521

Abstract of JP 10322513 (A)

PROBLEM TO BE SOLVED: To selfcheck an image sensor by providing a first driving pattern for successively adding and reading electric charges stored in the plural photoelectric conversion element train of a TDI structure and a second driving pattern for performing the read of a different addition ratio and judging the normal/ defective condition of the operation of respective photoelectric conversion elements based on image data read corresponding to a timing. SOLUTION: The image sensor 101 is provided with the TDI(time delay integration) structure of 3 lines, successively adds the electric charges stored in the photoelectric conversion element trains 102, 104 and 106 to the electric charges transferred synchronized with the relative movement of an original, reads them to a transfer register, converts them to digital data and stores them in a memory 112.; At the time of a maintenance service, a checking mode is attained, a controller 113 instructs a timing generation circuit 114, performs read from the image sensor 101, obtains the output ratio of the respective photoelectric conversion element trains from the image data stored in the memory 112, compares it with reference data held in the memory 120 and judges the operation.



Data supplied from the **esp@cenet** database — Worldwide

(19)日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-322513

(43)公開日 平成10年(1998)12月4日

(51) Int.Cl.⁶

識別記号

FI

H 0 4 N 1/028 1/19

H04N 1/028 Z

1/04

1.03Z

審査請求 未請求 請求項の数3 OL (全 9 頁)

(21)出廢番号

特願平9-131005

(71)出願人 000001007

キヤノン株式会社

(22) 出顧日

平成9年(1997)5月21日

東京都大田区下丸子3 厂目30番2号

(72)発明者 遅澤 憲良

東京都大田区下丸子3 「目30番2号 キヤ

ノン株式会社内

(72)発明者 長谷川 部男

東京都大田区下丸子3 丁目30番2号 キヤ

ノン株式会社内

(72)発明者 高橋 匡

東京都大田区下丸子3 「目30番2号 キヤ

ノン株式会社内


(74)代理人 弁理士 山下 穣平

(54) 【発明の名称】 イメージセンサーのセルフチェック方法と画像読み取り装置

(57)【要約】

【課題】 イメージセンサーの後発的なトラブルの早期 発見と、迅速な原因の特定を課題とし、特にTDI構造 を有するイメージセンサーのTDI動作のチェックを課 題とする。

【解決手段】 TDI構造を有するイメージセンサーの セルフチェック方法であって、TDI構造を構成する複 数の光電変換素子列で蓄積された電荷を、順次加算して 読み出す第1の駆動パターンと、加算比の異なる読み出 し行う第2の駆動パターンとを有するタイミング発生手 段と、画像データを蓄積するメモリー手段と、前記メモ リー手段に蓄積された画像データから各光電変換素子の 感度比を求めTD I 構造の動作の良否を判定する判定手 段とを有することを特徴とする。



【特許請求の範囲】

【請求項1】 画像を読み取るイメージセンサーのセルフチェック方法であって、

TD I 構造を構成する複数の光電変換素子列で蓄積された電荷を、順次加算して読み出す第1の駆動パターンと、加算比の異なる読み出しを行う第2の駆動パターンとを持つタイミング発生手段と、

前記タイミング発生手段からのタイミングに従って読み 出された画像データを蓄積するメモリー手段と、

前記メモリー手段に蓄積された画像データに基づいて各 光電変換素子の感度比を求め前記光電変換素子の動作の 良否を判定する判定手段と、を有することを特徴とする イメージセンサーのセルフチェック方法。

【請求項2】 イメージセンサーのセルフチェック方法であって、

TD I 構造を構成する複数の光電変換素子列で蓄積された電荷を、順次加算して読み出す第1の駆動パターンと、加算比の異なる読み出しを行う第2の駆動パターンとを持つタイミング発生手段と、

前記タイミング発生手段からのタイミングに従って読み 出された画像データを蓄積するメモリー手段と、

前記メモリー手段に蓄積された画像データに基づいて各 光電変換素子の感度比を求め前記光電変換素子列の加算 動作の良否を判定する判定手段と、を有することを特徴 とするイメージセンサーのセルフチェック方法。

【請求項3】 請求項1又は2に記載のイメージセンサーのセルフチェック方法を用いたことを特徴とする画像 読み取り装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、画像処理装置に置けるイメージセンサーのチェック方法に関するもので、特にTDI (Time Delay Integration) 構造を有するイメージセンサーのTDI動作のチェックに関するものである。

[0002]

【従来の技術】近年、画像表示による表現が多方面に亘って求められており、複写機、ファクシミリ、OCR (Optical Character Reader)、オプティカルスキャナー等を用いて、対象画像を読み取り、画像信号を他の媒体に転換することが行われている。このような種々の機器に用いられて、1次元、又は2次元の画像を読み取るものにイメージセンサーがある。

【0003】ここで、イメージセンサーを用いた画像処理装置として、デジタル複写機の構成例を、図7に示して説明する。図において、2001はイメージセンサーの一種のCCDラインセンサーで、タイミング発生回路2012で発生される駆動パターンによりドライバー2011で駆動される。

【0004】原稿画像は、CCDラインセンサー200

1で電気信号として読み取られ、サンプルホールド回路 2002、信号レベル制御用のゲインコントロールアン プ2003、DCレベル調整用のクランプ回路2004 を経由した後、AD変換器2005でデジタルデータへ と変換される。

【0005】変換されたデジタルデータは、ラインメモリー2007を用いたシェーディング補正回路2006でシェーディング補正が行われる。シェーディング補正は図示していない光学系の配光ムラやCCDラインセンサー2001の感度ばらつきを補正するもので、予め光学的各素子のバラツキに応じた画像信号をラインメモリー2007に格納しておき、現実の画像信号についてそのバラツキ等を消去するように動作する。ラインメモリー2007は汎用品を外付けする場合やゲートアレイとして内蔵する場合もある。

【0006】シェーディング補正されたデジタルデータは、マスキング補正回路2008で表示装置の特性に合致するγ補正等の色空間補正が行われた後、画像処理回路2009でページメモリー2010を用いて、変倍、回転、移動などの画像処理が行われる。

【0007】また、2014,2015は具体的な基板 分割構成を示し、2014をアナログプロセッサー基 板、2015をデジタルプロセッサー基板とする。

【0008】タイミング発生回路2012、シェーディング補正回路2006、マスキング補正回路2008、画像処理回路2009の各機能は、ゲートアレイやASICとして実現され、それらはCPU2013のCPUバスによって制御されるのが一般的である。

【0009】また、ゲインコントロールアンプ200 3、クランプ回路2004等のアナログ回路もCPU2 013によって制御される。

【0010】アナログプロセッサー基板2014とデジタルプロセッサー基板2015間の制御信号を減らす理由から、CPU2013のポートを用いてシリアルデータを転送する方法が用いられている。また基板構成によっては、CPUバスを用いた制御方式も有り得る。

【0011】以上のような従来構成において、製造工程 上のセット搭載の際、製造出荷時点、販売時点、その稼 働中の修理時点等の各時点で、各構成の動作をチェック する方法として、次ぎに示す方法が知られている。

【0012】(1)メモリーチェック ラインメモリー2007、ページメモリー2010、そ の他ASICに内蔵されたメモリーにデータの書き込 み、読みだしを行い、各メモリーセルのエラーチェック を行う。

【0013】(2)テストパターンによる回路チェックメモリーチェック終了後、各メモリーセルにテストパターンを書き込み、メモリーセル以降の回路の動作チェックを行う。

【0014】(3)基板チェック

多ピン化、狭ピッチ化するASICの実装状態をチェックするために、基板上の全てのASIC入出力にチェックパッドを設け、それらをシリアルに接続することで配線、実装をチェックする。

【0015】いずれの場合も、この動作チェックには、 主にデジタル回路を対象としている。

[0016]

【発明が解決しようとする課題】従来のセルフチェック 方法では、アナログプロセッサー基板、特にイメージセンサー単体のチェックは行われていなかった。したがって、イメージセンサーが原因となるトラブルが発生した 場合、原因の特定が困難という問題があった。

【0017】また、一般にイメージセンサーは、電気部品としては非常に高価であり、さらに装置組立の際に光学的に高精度な調整が必要になるなど、コスト、サービスの面で市場の対応が非常に困難であった。

【0018】本発明は、イメージセンサーの後発的なトラブルの早期発見と、迅速な原因の特定を目的とし、特にTDI構造を有するイメージセンサーのTDI動作のチェックに関するものである。

[0019]

【課題を解決するための手段】本発明は、イメージセンサーのセルフチェック方法であって、TDI構造を構成する複数の光電変換素子列で蓄積された電荷を、順次加算して読み出す第1の駆動パターンと、加算比の異なる読み出し行う第2の駆動パターンとを持つタイミング発生手段と、前記タイミング発生手段からのタイミングに従って読み出された画像データを蓄積するメモリー手段と、前記メモリー手段に蓄積された画像データに基づいて各光電変換素子の感度比を求め前記光電変換素子の動作の良否を判定する判定手段と、を有することを特徴とする。この特徴により、光電変換素子そのものに不良が生じているのかどうかを正確に検出できる。

【0020】また、イメージセンサーのセルフチェック 方法であって、TDI構造を構成する複数の光電変換素 子列で蓄積された電荷を、順次加算して読み出す第1の 駆動パターンと、加算比の異なる読み出しを行う第2の 駆動パターンとを持つタイミング発生手段と、前記タイミング発生回路からのタイミングに従って読み出された 画像データを蓄積するメモリー手段と、前記メモリー手段に蓄積された画像データに基づいて各光電変換素子の 感度比を求め前記光電変換素子列の動作の良否を判定する判定手段と、を有することを特徴とする。この特徴により、光電変換素子列のいずれかに不良が生じているの かどうかを正確に検出できる。

[0021]

【発明の実施の形態】

[第1実施形態]図1から図3は本発明の第1の実施形態についてその構成と動作を説明する図面である。

【0022】図1は、画像処理装置の回路ブロック図で

ある。図において、画像処理装置は、TDI構造のイメージセンサー101と、イメージセンサー101から読み出された各画素素子毎の素子電荷をサンプルしてホールドするサンプルホールド回路109と、ホールドされた画像信号を所定レベルに制御して増幅するAGC回路等のゲインコントロールアンプ110と、この画像信号をデジタルに変換するADコンバータ111と、デジタル画像信号データを蓄積するラインメモリー等のメモリー112と蓄積された画像信号データは、この後シェーディング補正回路でシェーディング補正回路でシェーディング補正回路でシェーディング補正回路でシェーディング補正回路でシェーディング補正等が施され、画像処理回路に供される。これらの動作は、従来の技術で説明した図2と同様である。

【0023】コントローラ113はメモリー112に対し書き込み・読み出しのアドレスを与え、データの読み書きを行い、セルフチェックの際には、メモリー112を用いたチェックを行う。ここに示しているメモリー112は、ASICなどに内蔵されるメモリーであってもよいし、ダイナミックでもスタティックであってもよく、イメージセンサー101で読み出した画像信号を一時的に蓄積できれば、ラインメモリーばかりでなく、複数ラインの画像信号を蓄積できてもよい。また、コントローラ113とメモリー112との通信方法はこれに限定されるものではない。

【0024】コントローラ113に内蔵するメモリー120は、後述のイメージセンサー101の各光電変換素子列間の感度比を記憶しておくためのメモリーであり、キャッシュメモリ等の高速書き込み読み出しできる記憶手段が好ましい。

【0025】タイミング発生回路114はイメージセンサー101を駆動するタイミングパターンと、配線を図示していないが、サンプルホールド回路109、ADコンバータ111などの駆動パルスを発生し、基本タイミングはコントローラ113から供給される。

【0026】また、 $115\sim119$ はイメージセンサー 101を駆動するためのドライバーであり、図上インバータで表示している。

【0027】本実施形態において、イメージセンサー101は、3ラインのTDI構造を有し、3本の光電変換素子列102,104,106で蓄積された電荷が、画像を読み取られる原稿の相対的な移動に同期して、転送されてきた電荷と加算され、水平駆動パルスφ1,φ2によって、2相駆動される転送レジスタ108で読み出される。

【0028】また、符号103,105,107は、各 光電変換素子列102,104,106と転送レジスタ 108間の電荷転送を制御するゲートであり、ドライバ ー115,116,117の出力のそれぞれパルスSH 1,SH2,SH3によって制御される。さらにゲート 103,105は光電変換素子列1列分のバッファ機能を持つ。又、ゲート107は素子列106から転送レジスタ108への電荷の移動を行う。

【0029】《通常時の動作》図2は、通常状態に於けるイメージセンサー101の動作を説明する説明図である。図示しない光源によりイメージセンサー101には、均一な光が照射されており、各ステップにおいて素子列102,104,106には同じ光の電荷が発生する。動作原理を簡単に説明するために、イメージセンサー101の当初の電荷"0"の状態からの電荷の蓄積状態を説明する。図2上段は、説明上の各ステップと、パルスSH1、SH2、SH3と、転送レジスタ108の出力の各状態を示している。

【0030】ゲートパルスSH3はゲート107を次のように制御する。ゲートパルスSH3がLoレベルのとき光電変換素子列106から転送レジスタ108への電荷移動は行われない。ゲートパルスSH3がHiレベルのとき光電変換素子列106に蓄積された電荷を転送レジスタ108に転送する。

【0031】ゲートパルスSH2はゲート105を次のように制御する。ゲートパルスSH2がLoレベルのとき光電変換素子列104とゲート105の間、ゲート105と光電変換素子列106の間での電荷の転送は行われない。ゲートパルスSH2がHiレベルのときゲート105の持つ1ライン分のバッファに蓄積されていた電荷が光電変換素子列106に移動される。その後、光電変換素子列104からゲート105のバッファに光電変換素子列104で蓄積された電荷が移動する。

【0032】図8を用いて詳細に説明する。図8は図1のイメージセンサー上に点線で示される部分の断面の電位ポテンシャルの遷移を表す図である。図8において、ゲート105はゲート1051~1053の3つのゲートからなり、それぞれ独立に制御される。801は光電変換素子列104に蓄積されている電荷を、802はゲート105のバッファに蓄積されている電荷である。また、図8(2)~(4)が前述したゲート105から光電変換素子列106への電荷移動と、それに続く光電変換素子列104からゲート105への電荷移動を表す図である。

【0033】図8(2)では、ゲート1051~1053のそれぞれの電位ポテンシャルは、Hi, Hi, Lo レベルにあり、電荷802はゲート105から光電変換素子列106に移動する。次に、図8(3)では、ゲート1051~1053の電位ポテンシャルは、Lo, Lo, Hi レベルとなり、空になってゲート105に光電変換素子列104から電荷801が移動する。この際、光電変換素子列106に移動した電荷802は、ゲート1053によって逆流が防止されている。つぎに、図8(4)では、ゲート1051~1053の電位ポテンシャルは、Hi, Hi, Hi

了する。

【0034】図2において、動作説明をさらに続ける。ステップ1において、光電変換素子列102,104,106に電荷1に相当する電荷が発生する。ゲート103,105及び転送レジスタ108の電荷は、"0"を出力する(図2・ステップ1)。

【0035】さらに、ステップ1で光電変換素子列102,104,106に発生した電荷は、ステップ2で、それぞれゲート103,105、及びゲート107を介して転送レジスタ108に転送される。ゲート103,105では電荷蓄積は行われないので、電荷量は共に"1"、転送レジスタ108からは"1"が出力される(図2・ステップ2)。

【0036】ゲート103,105内の電荷は、それぞれ光電変換素子列104,106に転送され、新たな電荷1が加算される(ここでは0 \rightarrow 1となる)(図2·ステップ3 \sim ステップ6)。

【0037】上記動作が繰り返され、ステップ6で出力には電荷3が現れる(図2・ステップ7以降)。従って、ステップ6以降には、転送レジスタ108の出力には電荷"3"が定常的に現れる。

【0038】《セルフチェック時の動作》図3は、イメージセンサー101のセルフチェック時における各ステップの駆動パルスの駆動パターンと各部の電荷量等を示すタイミング図である。

【0039】(図3・ステップ1)光電変換素子列10 2,104,106に電荷"1"を発生する。

【0040】(図3・ステップ2)ゲートパルスSH3がonするので、光電変換素子列106の電荷が転送レジスタ108へ転送され、出力される。

【0041】ゲートパルスSH1, SH2はoffなので光電変換素子列102, 104では電荷の移動は行われないまま、新たな電荷"1"が加算され、電荷量は"2"となる。

【0042】ゲート103,105も同様に電荷の移動は行われない。ゲートでは電荷蓄積は行われないため、電荷量は変化しない。

【0043】(図3・ステップ3)ゲートパルスSH2,SH3がonするので、光電変換素子列104,106の電荷"2"と"1"はそれぞれゲート105、転送レジスタ108に転送される。このゲート105では、電荷蓄積による加算は行われない(転送先のゲート、転送レジスタには光電変換機能はないため)。

【 0 0 4 4 】 ゲートパルスSH1はoffのままなので、光電変換素子列102、ゲート103はステップ2と同様な動作を行う。

【0045】(図3・ステップ4)ゲートパルスSH 1, SH2, SH3が共にonするので、光電変換素子 列102,104,106はそれぞれゲート103,1 05、転送レジスタ108に転送される。

【0046】ゲート103、105の電荷は光電変換素 子列104,106に転送され、新たな電荷"1"が加 算される。

【0047】光電変換素子列102,104,106で は電荷転送後、新たな電荷"1"が発生する。

【0048】以下、同様な動作を繰り返し、ステップ1

この値が、コントローラ113内のメモリー120に書 き込まれ、リファレンスデータとなる。上記実施動作例 では、2:6:1の繰り返し画像信号がメモリー120 に格納されるが、リファレンスデータは、工場出荷時あ るいはサービスメンテナンス時に書き込まれる。

【0051】このリファレンスデータが書き込まれた後 には、TDI動作のセルフチェックは、電源投入時ある いは画像取り込み毎に以下の要領で行われる。

【0052】コントローラ113の指示により、タイミ ング発生回路114はチェックモードとなり、イメージ センサー101から読み取って、メモリー112に取り 込まれた画像データから上記出力比を算出し、メモリー 120に保持されているリファレンスデータと比較を行 い、異常があればTDI動作不良と判断することがで き、アナログ系の不良を検出できる。

【0053】メモリー120に保持されるデータは、比 の値に限られるものではなく、例えば上記A,B,C (出力信号の絶対値)が保持されていてもよい。

【0054】また、イメージセンサー101の仕様に規 定される感度比が固定データとして記憶されていてもよ い。また、メモリー120に格納されたときの対象原稿 とセルフチェック時の対象原稿とは一致させるほうがよ く、特にメモリー120に出力信号の絶対値で格納した 場合には、同一照度で同一原稿を用いたほうがよく、メ モリー120に基準電荷に対する相対値の比で格納した 場合には、同一色の原稿であれば、セルフチェックも容 易である。

【0055】[実施形態2]図4~図6は、4ラインT D I 構造を持つイメージセンサーの場合の構成と動作を 示すタイミングを示す図面である。

【0056】図4は4ラインTDI構造を持つイメージ センサーのブロック図である。図において、4本の光電 変換素子列401,403,405,407で原稿を読 み取り、蓄積された1ライン分の電荷は、光電変換素子 列401から下方に転送される毎に、各画素毎にそれぞ れ加算され、ゲート408から転送された転送レジスタ 409で、水平駆動パルスφ1, φ2によって、2相駆 0から順次ステップ毎に、出力比2:6:1の出力を得 ることができる。

【0049】この出力レベルをA:B:C(=2:6: 1)とすると、光電変換素子列102,104,106 で蓄積される電荷の比は次のように表すことができる。 [0050]

.....
$$(2-1)/1=1$$

/3C ... $(6-4+1)/3=1$

動されて、時系列的に読み出される。通常、1ライン分 を主走査方向で読み出し、次に副走査方向に原稿を相対 的に移動して、エリア領域の画像を読みだす。

[0057] ここで、402, 404, 406, 408 は各光電変換素子列401,403,405,407と 転送レジスタ409間の電荷転送を制御するゲートで、 それぞれパルスSH1, SH2, SH3, SH4によっ て制御される。

【0058】ゲート402,404,406は光電変換 素子列1列分のバッファ機能を持つ。

【0059】図5に通常状態に於けるタイミング図、図 6にセルフチェック時のタイミング図を示す。

【0060】動作原理は3ラインTDIの場合と同様で あり、図3,図4に従って、転送レジスタ409から時 系列的に画像信号が読み出され、その後、サンプルホー ルド回路、AGC回路を含むゲインコントロールアン プ、ADコンバータとを経由して、デジタル画像信号デ ータを蓄積するラインメモリー等のメモリーに格納され る。ただし、製造出荷時等のリファレンスデータは、コ ントローラ内のメモリに格納されて、セルフチェック用 の基準データとして用いられる。

【0061】通常動作時は、各光電変換素子列401, 403,405,407が正常に光電変換し、ゲート4 02,404,406,408及び転送レジスタ409 が正常に転送し、メモリーに格納されるまでの各回路が 正常に動作する限り、図5に示すように電荷量"4"の 値が格納される。ただし、この場合、各画素の光電変換 感度等が同一の場合の例示である。

【0062】セルフチェックの場合には、図6に示すよ うに、最下段のゲートパルスSH4がonする毎にステ ップを変え、ゲートパルスSH3,2,1に順次onす る時を増加し、このようなタイミングで転送して行け ば、4ラインTD I の場合で、出力比は $\alpha:\beta:\gamma:\delta$ (=10:2:1:3)となる。

【0063】これから、各光電変換素子列間の感度比 は、次のように計算される。

[0064]

$$405/407 = (\beta-\gamma)/\gamma$$
 ... $(2-1)/1 = 1$
 $403/407 = (\delta-\beta)/\gamma$... $(3-2)/1 = 1$
 $401/407 = (\alpha+\beta+\gamma-3\delta)/4\gamma$... $(10+2+19)/4 = 1$
 $407 = \gamma$... 1

【0065】リファレンスデータは、工場出荷時あるいはサービスメンテナンス時に書き込まれる。このリファレンスデータが書き込まれた後には、TDI動作のセルフチェックは、電源投入時あるいは画像取り込み毎に以下の要領で行われる。

【0066】また、コントローラの指示により、タイミング発生回路はチェックモードとなり、イメージセンサーから読み取って、リファレンスデータとは異なるアドレスでメモリーに取り込まれた画像データから上記出力比を算出し、メモリーに保持されているリファレンスデータと比較を行い、異常があればTDI動作不良と判断することができ、アナログ系の不良を検出できる。

【0067】また、リファレンス用メモリーに保持されるデータは、比の値に限られるものではなく、例えば上記 $\alpha:\beta:\gamma:\delta$ (出力信号の絶対値)が保持されていてもよい。

【0068】TDIのチェックを行う際の駆動パターンは実施形態に図示したものに限定されるわけではなく、イメージセンサーの構造に応じ最適な駆動パターンを設定する。

【0069】また、イメージセンサーの仕様に規定される感度比が固定データとして記憶されていてもよい。また、メモリーに格納されたときの対象原稿とセルフチェック時の対象原稿とは一致させるほうがよく、特にメモリーに出力信号の絶対値で格納した場合には、同一照度で同一原稿を用いたほうがよく、メモリーに基準電荷に対する相対値の比で格納した場合には、同一色の原稿であれば、セルフチェックも容易である。

[0070]

【発明の効果】以上説明したようにTDI構造を構成する複数の光電変換素子列間の感度比を求めることによって、TDI構造を有するイメージセンサーのTDI動作

チェックを必要に応じて随時行うことができる。

【図面の簡単な説明】

【図1】本発明による画像読取装置の概略ブロック図である。

【図2】本発明による画像読取装置に使用する3ラインTDIの通常状態の読み出しタイミング図である。

【図3】本発明による画像読取装置に使用する3ラインTDIのチェック時の読み出しタイミング図である。

【図4】本発明の画像読取装置に使用する4ラインTD Iの概略ブロック図である。

【図5】本発明の画像読取装置に使用する4ラインTD Iの通常状態の読み出しタイミング図である。

【図6】本発明の画像読取装置に使用する4ラインTD Iのチェック時の読み出しタイミング図である。

【図7】従来例による画像読取装置の概略ブロック図である。

【図8】本発明の画像読取装置に使用するTDIの動作原理を示す断面図である。

【符号の説明】

101 イメージセンサー

102, 104, 106, 401, 403, 405, 4 07 光電変換素子列

103, 105, 107, 402, 404, 406, 4 08 ゲート

1051, 1052, 1053 ゲート

108,409 転送ゲート

109,2002 サンプルホールド回路

110, 2003 バッファアンプ

111,2005 A/D変換器

112,2007 メモリー

113 コントローラ

114 タイミング発生回路

115, 116, 117 ドライバー

118, 119 ドライバー

2008 マスキング補正回路

2009 画像処理回路

2010 ページメモリー

2011 ドライバー


2012 タイミング発生部

2013 CPU

2014 アナログ信号処理部

2015 デジタル信号処理部


801,802 蓄積電荷



【図5】

ステップ	1-	2.	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	<u>fü</u>	19 20
ゲートバルス SH1			1			i .	i		<u>. </u>	L	L	L	Ĺ			<u>.</u>	<u>i</u>	<u></u>	LL
ゲートパルスSH2		<u> </u>				<u> </u>			<u> </u>			<u> </u>	L	L		L	<u> </u>	<u></u>	
ゲートパルスSH3 _		L	L	<u></u>		L	L	<u></u>	<u> </u>	<u> </u>	<u>L</u>		<u> </u>	L					
ゲートバルス 5H4 _		<u> </u>	l	<u></u>		<u></u>		<u></u>		<u></u>	_		L _	<u> </u>	<u> </u>	L		<u> </u>	Ш
出力 一		ezza	w	122	W		100		W	V/A	V/A	W	W/A	/// /	W				
								الكلكا	¥.44	لكككا	V.Z.C	*****	مس	4773		لكسب	*******		للشنتة
															,	,			
光電変換棄子列 401	#	i',	#	†1	‡'	Ħ,	†"	1	1	11	11	1	11	1	1,	1	1	1	7
ゲート402	0	١,	1	1	١,	1	1	1	1	1	1	١,	1	1	1	1	٦,	١,	1
光電変換素子列 403	17	रम्	2	2	2	2	2	2	2	2	2	2	2	2	2	2	ż	ž	ž
ゲート404	0	٦,	1	2	3.	2	2	2	Ž,	Ž,	2	2	2	2	2	,s.	z,	2	2
光電変換棄子列 405	17	1	2	2	3	3	3	3	15	3	3	3	3	3,	3	3,	3,	3	3
ゲート406	0	1	1	2	2	3	3	3	3	3	3	3	3	3,	3	3	3	3	3
光電変換素子列 407	†1	1,	2	\$2	3	3	4	4	4,	4	41	41	4	4	4	4"	4	4	41
伝送レジスタ 409	0	1	<u> </u>	2	2	3	3	4	4	4	4	4	4	4	4	4	4	4	4

【図6】



【図7】

